rendered paste body grep OUTREG * | cut -d'(' -f2|cut -d',' -f1|sort -u
0x0028
0x454
AVIVO_CRTC1_6594
AVIVO_CRTC1_6594 + avivo_crtc->crtc_offset
AVIVO_CRTC1_659C
AVIVO_CRTC1_659C + avivo_crtc->crtc_offset
AVIVO_CRTC1_65A4
AVIVO_CRTC1_65A4 + avivo_crtc->crtc_offset
AVIVO_CRTC1_65A8
AVIVO_CRTC1_65A8 + avivo_crtc->crtc_offset
AVIVO_CRTC1_65AC
AVIVO_CRTC1_65AC + avivo_crtc->crtc_offset
AVIVO_CRTC1_65B0
AVIVO_CRTC1_65B0 + avivo_crtc->crtc_offset
AVIVO_CRTC1_65B8
AVIVO_CRTC1_65B8 + avivo_crtc->crtc_offset
AVIVO_CRTC1_65BC
AVIVO_CRTC1_65BC + avivo_crtc->crtc_offset
AVIVO_CRTC1_65C0
AVIVO_CRTC1_65C0 + avivo_crtc->crtc_offset
AVIVO_CRTC1_65C8
AVIVO_CRTC1_65C8 + avivo_crtc->crtc_offset
AVIVO_CRTC1_BLANK_STATUS + avivo_crtc->crtc_offset
AVIVO_CRTC1_CNTL
AVIVO_CRTC1_CNTL + avivo_crtc->crtc_offset
AVIVO_CRTC1_EXPANSION_CNTL
AVIVO_CRTC1_EXPANSION_CNTL + avivo_crtc->crtc_offset
AVIVO_CRTC1_EXPANSION_SOURCE
AVIVO_CRTC1_EXPANSION_SOURCE + avivo_crtc->crtc_offset
AVIVO_CRTC1_FB_END
AVIVO_CRTC1_FB_END + avivo_crtc->crtc_offset
AVIVO_CRTC1_FB_FORMAT
AVIVO_CRTC1_FB_FORMAT + avivo_crtc->crtc_offset
AVIVO_CRTC1_FB_HEIGHT
AVIVO_CRTC1_FB_HEIGHT + avivo_crtc->crtc_offset
AVIVO_CRTC1_FB_LOCATION
AVIVO_CRTC1_FB_LOCATION + avivo_crtc->crtc_offset
AVIVO_CRTC1_H_BLANK
AVIVO_CRTC1_H_BLANK + avivo_crtc->crtc_offset
AVIVO_CRTC1_H_SYNC_POL
AVIVO_CRTC1_H_SYNC_POL + avivo_crtc->crtc_offset
AVIVO_CRTC1_H_SYNC_WID
AVIVO_CRTC1_H_SYNC_WID + avivo_crtc->crtc_offset
AVIVO_CRTC1_H_TOTAL
AVIVO_CRTC1_H_TOTAL + avivo_crtc->crtc_offset
AVIVO_CRTC1_OFFSET_END
AVIVO_CRTC1_OFFSET_END + avivo_crtc->crtc_offset
AVIVO_CRTC1_OFFSET_START
AVIVO_CRTC1_OFFSET_START + avivo_crtc->crtc_offset
AVIVO_CRTC1_PITCH
AVIVO_CRTC1_PITCH + avivo_crtc->crtc_offset
AVIVO_CRTC1_SCAN_ENABLE
AVIVO_CRTC1_SCAN_ENABLE + avivo_crtc->crtc_offset
AVIVO_CRTC1_V_BLANK
AVIVO_CRTC1_V_BLANK + avivo_crtc->crtc_offset
AVIVO_CRTC1_V_SYNC_POL
AVIVO_CRTC1_V_SYNC_POL + avivo_crtc->crtc_offset
AVIVO_CRTC1_V_SYNC_WID
AVIVO_CRTC1_V_SYNC_WID + avivo_crtc->crtc_offset
AVIVO_CRTC1_V_TOTAL
AVIVO_CRTC1_V_TOTAL + avivo_crtc->crtc_offset
AVIVO_CRTC1_X_LENGTH
AVIVO_CRTC1_X_LENGTH + avivo_crtc->crtc_offset
AVIVO_CRTC1_Y_LENGTH
AVIVO_CRTC1_Y_LENGTH + avivo_crtc->crtc_offset
AVIVO_CRTC2_BLANK_STATUS
AVIVO_CRTC2_CNTL
AVIVO_CRTC2_FB_END
AVIVO_CRTC2_FB_FORMAT
AVIVO_CRTC2_FB_LOCATION
AVIVO_CRTC2_H_BLANK
AVIVO_CRTC2_H_SYNC_POL
AVIVO_CRTC2_H_SYNC_WID
AVIVO_CRTC2_H_TOTAL
AVIVO_CRTC2_PITCH
AVIVO_CRTC2_SCAN_ENABLE
AVIVO_CRTC2_V_BLANK
AVIVO_CRTC2_V_SYNC_POL
AVIVO_CRTC2_V_SYNC_WID
AVIVO_CRTC2_V_TOTAL
AVIVO_CRTC2_X_LENGTH
AVIVO_CRTC2_Y_LENGTH
AVIVO_CRTC_PLL_SOURCE
AVIVO_CURSOR1_CNTL
AVIVO_CURSOR1_CNTL + avivo_crtc->crtc_offset
AVIVO_CURSOR1_CNTL+ avivo_crtc->crtc_offset
AVIVO_CURSOR1_LOCATION
AVIVO_CURSOR1_POSITION
AVIVO_CURSOR1_POSITION + avivo_crtc->crtc_offset
AVIVO_CURSOR1_SIZE
AVIVO_DACA_CNTL
AVIVO_DACA_CRTC_SOURCE
AVIVO_DACA_FORCE_OUTPUT_CNTL
AVIVO_DACA_POWERDOWN
AVIVO_DACB_CNTL
AVIVO_DACB_CRTC_SOURCE
AVIVO_DACB_FORCE_OUTPUT_CNTL
AVIVO_DACB_POWERDOWN
AVIVO_LVTMA_BIT_DEPTH_CONTROL
AVIVO_LVTMA_CLOCK_ENABLE
AVIVO_LVTMA_CNTL
AVIVO_LVTMA_CRTC_SOURCE
AVIVO_LVTMA_DATA_SYNCHRONIZATION
AVIVO_LVTMA_DCBALANCER_CONTROL
AVIVO_LVTMA_PWRSEQ_CNTL
AVIVO_LVTMA_TRANSMITTER_CONTROL
AVIVO_LVTMA_TRANSMITTER_ENABLE
AVIVO_PLL1_DIVIDER
AVIVO_PLL1_DIVIDER_CNTL
AVIVO_PLL1_MYSTERY0
AVIVO_PLL1_MYSTERY1
AVIVO_PLL1_POST_DIV
AVIVO_PLL1_POST_DIV_CNTL
AVIVO_PLL1_POST_DIV_MYSTERY
AVIVO_PLL1_POST_MUL
AVIVO_PLL2_DIVIDER
AVIVO_PLL2_DIVIDER_CNTL
AVIVO_PLL2_MYSTERY0
AVIVO_PLL2_MYSTERY1
AVIVO_PLL2_POST_DIV
AVIVO_PLL2_POST_DIV_CNTL
AVIVO_PLL2_POST_DIV_MYSTERY
AVIVO_PLL2_POST_MUL
AVIVO_TMDSA_BIT_DEPTH_CONTROL
AVIVO_TMDSA_CLOCK_ENABLE
AVIVO_TMDSA_CNTL
AVIVO_TMDSA_CRTC_SOURCE
AVIVO_TMDSA_DATA_SYNCHRONIZATION
AVIVO_TMDSA_DCBALANCER_CONTROL
AVIVO_TMDSA_TRANSMITTER_CONTROL
AVIVO_TMDSA_TRANSMITTER_ENABLE
AVIVO_VGA1_CONTROL
AVIVO_VGA2_CONTROL
AVIVO_VGA_FB_START
AVIVO_VGA_MEMORY_BASE
b->DriverPrivate.uval + 0x8
data_offset
index_offset